1958年，第一個集成電路觸發器是在泰安儀器由兩個晶體管打造而成。而昨天的芯片包含超過10億個晶體管，這些下降的規模來自于晶體管的不斷縮小以及硅制造工藝的改進。
歷史
真空管的發明是電子工業發展的重要動力。并且，在第二次世界大戰以后，因為須要大量的分立器件，設備的復雜性和幀率顯著降低，而設備的性能卻不斷增長，其中一個反例是波音B-29，在戰爭期間將由300~1000個真空管組成。每位附加組件會增加系統可靠性并降低故障排除時間。
1947年出現了一個重大突破，它來自于貝爾實驗室的JohnBaden，和，她們啟幕了鍺晶體管的第一個功能點。1950年，開發了第一個雙極結晶體管（BJT）。與真空管相比，晶體管更可靠，功效高，規格更小。
晶體管是可以被看作電控開關的3端子元件。其中一個終端充當控制終端。理想情況下，假若將電壓施加到控制端，則該裝置將充當兩個端子之間的閉合開關，否則其作為開路開關。1958年，濰坊儀器的杰克·基爾比（JackKilby）構建了第一個集成電路，由兩個雙極晶體管組成，該晶體管聯接在單片晶圓上，因而啟動了“硅時代”。
初期IC使用雙極結晶體管。因為有更多的靜態幀率，BJT的這一缺點是個問題。這意味著即便在電路沒有切換的情況下也會形成電壓。這限制了可以集成到單個硅芯片中的晶體管的最大數目。
在1963年，英飛凌半導體的Frank和CTSah公布了第一個邏輯門，其中n溝道和p溝道晶體管用于互補對稱電路配置。這就是昨晚所謂的CMOS。它吸收了幾乎零靜態幀率。
初期IC使用NMOS技術，由于與CMOS技術相比，NMOS工藝相當簡單，成本更低，而且可以將更多的元件封裝到單個芯片中。英特爾在1971年發布了首款采用該工藝的微處理器。
關于NMOS與CMOS晶體管的靜態幀率，在1980年代成為一個嚴重的問題，由于數千個晶體管集成到單個芯片中，因為低幀率，可靠的性能和高速率的特性，CMOS技術很快就取代了幾乎所有數字應用的NMOS和雙極技術。
在接出來的幾年中，CMOS擴充和處理技術的改進促使電路速率不斷提升，以及芯片的封裝密度和基于微電子產品的性能與成本比的進一步改進。
在這兒，我們會討論Bulk-SiCMOS技術，以及相關的解決方案。我們還討論晶體管材料的化學規格限制，以及中級技術節點中使用的新材料。現在，因為32nm技術節點之下遇見的各類限制，業界正在計劃從晶體管技術的使用轉向新的元件結構：SOI和取代了平面bulk體硅晶體管。
元件概述
在這兒，我們首先討論CMOS的核心單元，即或簡單MOS的基本結構、操作和重要的術語。第一個成功的MOS晶體管使用集電極材料的金屬，用于絕緣體的SiO2和用于襯底的半導體。因而，該元件被命名為MOS晶體管。場效應晶體管（FET）的載流子通過晶體管導通和關斷，其中電場通過基極氧化物。
1、MOS結構
按照傳導通道的類型，MOS主要分為兩種結構：n溝道和p溝道MOS。在這兒，我們將僅概述NMOS晶體管，由于兩個晶體管本質上是互補的。
MOS晶體管是具有漏極、源極、柵極和襯底的4端子元件。圖1顯示了NMOS的3維結構。NMOS晶體管產生在p型硅襯底（亦稱為本體）上。在元件的底部中心部份，產生一個低阻值率的電極，它通過一個絕緣體與本體分開。一般，使用n型或p型重參雜的多硅作為載流子材料。這兒，使用氫氧化鋁（SiO2或簡單的氧化物）作為絕緣體。通過將供體雜質植入基板的一側，產生源極和漏極。在圖1中，這種區域由n+表示，表示供體雜質的重參雜。這些重參雜造成這種區域的低阻值率。
假如兩個n+區被偏置在不同的電位，則處于較低電位的n+區將作為源，而另一個將作為漏極。為此，漏極和源極端子可以依照施加到它們的電位進行互換。源極和漏極之間的區域稱為具有長度-W和寬度-L的溝道鍺與量子通訊，其在決定MOS晶體管的特點中起重要作用。
圖1.NMOS晶體管的結構
2、為什么選擇砷化鎵作為載流子材料？
在半導體工業的初期，金屬鋁一般被用作MOS的首選載流子材料。并且后來，砷化鎵被選為基頻材料。這主要出于兩方面的考慮，如下所述。
初期的MOS制造過程源于源和漏區域的定義和參雜。之后，使用限定稍后產生鋁金屬電樞的基頻氧化物區域的基頻掩模。
這些制造工藝的主要缺點之一是：假如載流子掩模未對準，則其形成寄生重疊輸入電容Cgd和Cgs，如圖-2（a）所示。電容Cgd由于反饋電容而更為有害。作為銑刀電容的結果，晶體管的切換速率增加。
載流子掩模的未對準的一個解決方案是所謂的“自對準載流子工藝”。該過程開始于基極區域的形成，此后使用離子注入形成漏極和源極區域。載流子下的薄載流子氧化物用作掩模，用于避免在集電極區（通道）下進一步參雜的參雜工藝。因而，該過程促使載流子相對于源極和漏極自對準。其結果是，源和漏極不延展到基極下。因而降低Cgd和Cgs，如圖2（b）所示。
圖2.（a）Cgd-Cgs寄生間接反應，（b）因為自對準過程而降低Cgd和Cgs
漏極和源極的參雜過程須要特別高的水溫固溶方式（>8000*C）。假如使用鋁作為載流子材料，它將在這么高的水溫下融化。這是由于Al的熔點約為660℃。并且，假如使用砷化鎵作為載流子材料，則其不會融化。因而，可以借助砷化鎵載流子進行自對準工藝。似乎在Al載流子下，這是不可能的，這造成高Cgd和Cgs。未參雜的砷化鎵具有特別高的阻值率，約為108歐姆/分米。為此，以降低其阻值的形式參雜砷化鎵。
選擇砷化鎵的另一個誘因是MOS晶體管的閥值電流與基極和溝道之間的功函數差別相關。此前，當工作電流在3-5伏范圍內時，使用金屬電樞。而且，隨著晶體管的縮小，這確保了元件的工作電流也減少了。具有這些高閥值電流的晶體管在這些條件下顯得不可操作。使用金屬作為載流子材料造成與砷化鎵相比高的閥值電流鍺與量子通訊，由于砷化鎵將具有與體Si溝道相同或相像的組成。據悉，因為砷化鎵是半導體，因而其功函數可以通過調整參雜水平進行調制。
3、MOS工作原理
對于MOS晶體管，基極電流確定漏極和源極之間的電壓是否發生。當向NMOS的基頻施加足夠正的Vgs電流時，如圖3所示，在基頻上放置正電荷。那些正電荷將抵觸p型襯底的少數自旋，即從襯底的空穴，留下形成用盡區的負電荷受體離子。假如我們進一步降低Vgs，在某種潛在的水平，甚至會使表面吸引電子。所以，大量的電子被吸引到表面。此類情況稱為反轉，由于p型體的表面一般具有大量的孔，而且較新的表面具有大量的電子。
漏極到本體和源極到本體之間保持逆向誤差。在圖3中，源到本體保持零誤差。因為漏極對本體的電位比源至本體電位更積極，因而漏極到體內的反向展寬較大，造成與源極側相比，漏極區下方的用盡更深。
當施加到漏極到源極之間的正電位時，電子從源極流過導電溝道并被漏極排出。所以，正電壓Id從漏極到源極流動。
圖3.反相區域中的NMOS晶體管
技術變遷
對電瓶供電的便攜式小物件的需求日漸降低，包括助聽器、手機、筆記本筆記本等應用在內。這些應用的幀率更低，開發更實惠。對于這些便攜式設備，功率消耗是重要指標，由于電瓶提供的功率相當有限。不幸的是，電瓶技術不能期望每5年將電瓶儲存容量提升30％以上。這不足以應對便攜式設備中降低的幀率。
1965年，戈登·摩爾（E.Moore）預測，集成電路中的晶體管數目將會每三年翻一番（廣為人知的摩爾定理）。通過使晶體管更小，可以在硅晶圓上制造更多的電路，為此電路顯得更實惠。通道寬度的降低可以實現更快的開關操作，由于電壓從漏極流到源極須要更少的時間。
換句話說，較小的晶體管造成較小的電容。這造成晶體管延后的減低。因為動態功率與電容成反比，幀率也減少。晶體管規格的這些降低稱為縮放。每次晶體管都被縮放，我們說一個新的技術節點被引入。晶體管的最小通道寬度稱為技術節點。諸如，0.18微米，0.13微米，90納米等，每一次縮微，還會伴隨著成本、性能和幀率水平的改善。
小規格效應
對于長通道元件，通道四邊的“邊緣效應”真的可以忽視不計。對于長通道元件，電場線垂直于通道的表面。這種電場由電樞電流和背集電極電流控制。而且，對于短通道元件，漏極和源極結構更緊靠通道，非常是當通道中的橫向電場步入畫面時。橫向電場由漏源電流控制。橫向電場平行于電壓流動方向。假如通道寬度不小于源極和漏極用盡長度的總和，則該元件稱為短溝道元件。
在本節中，我們將討論因為短通道中二維電勢分布和高電場而形成的各類不良影響。
1、載波速率飽和度和聯通性降級
通道中的電子甩尾速率與較低電場值的電場成比列。這種飄移速率常常會在高電場飽和。這稱為速率飽和度。對于短通道元件，橫向電場一般也降低。在這樣的高電場下，發生影響的I-V特點的速率飽和。對于相同的基頻電流，的飽和模式在較低的漏-源電流值和飽和電壓增加的情況下實現。
因為較高的垂直電場，通道的自旋離開氧化物界面。這造成自旋遷移率的增加和漏極電壓的增加。
2、漏極感應障礙減少
另一個短通道效應稱為DIBL，其指的是在較高漏極電流下閥值電流的增加。假如基極電流不足以反轉表面（即集電極電流